首页 - 科技 > 博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物！

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物！

发布于：2024-12-08 作者：凹凸曼 阅读：45

博通发布了全新打造的3.5D XDSiP封装平台，专门面向超高性能的AI、HPC处理器，最高支持6000平方毫米的芯片面积。

这相当于大约八颗NVIDIA Blackwell架构的下一代旗舰芯片GB202，后者面积为744平方毫米。

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

博通3.5D XDSiP使用了台积电的CoWoS-L封装技术，融合2.5D集成、3D封装，所以叫3.5D。

它可以将3D堆栈芯片、网络与I/O芯粒、HBM内存整合在一起，构成系统级封装(SiP)，最大中介层面积4719平方毫米，大约相当于光罩面积的5.5倍，还可以封装最多12颗HBM3或者HBM4高带宽内存芯片。

为了达成最高性能，博通建议分别设计不同的计算芯粒，然后采用F2F面对面的方法，借助混合铜键合(HCB)，将不同的芯粒堆叠在一起。

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

其中的关键在于使用无凸起HCB将上层Die与底层Die堆叠在一起，不再需要TSV硅通孔。

这么做的好处非常多：信号连接数量增加大约7倍，信号走线更短，互连功耗降低最多90％，最大化降低延迟，堆叠更加灵活。

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物

博通计划利用3.5D XDSiP封装为Google、Meta、OpenAI等设计定制化的AI/HPC处理器、ASIC芯片，并提供丰富的IP，包括HBM PHY、PCIe、GbE甚至是全套芯粒方案、硅光子技术。

这样一来，客户可以专心设计其处理器的最核心部分，即处理单元架构，无需考虑外围IP和封装。

博通预计首款产品将在2026年推出。

博通发布3.5D XDSiP芯片封装：6000平方毫米庞然巨物


二维码

扫一扫关注我们

版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件至 3941001135@qq.com举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。

上一篇：久未露面的马云现身杭州！20岁的蚂蚁集团同日换帅！

下一篇：小米调研是否要深度兼容苹果硬件：含Apple Watch、Airpods等！

相关文章

客服QQ：3941001135

客服邮箱：3941001135@qq.com

二维码

本站部分文字及图片均来自于网络，如有侵权请及时联系删除处理

Copyright © 2023 本站技术支持0571YP技术支持 苏ICP备2024129037号-1