首页 - 科技 > AMD Zen5锐龙9000内核布局解密：512位浮点单元大变！

AMD Zen5锐龙9000内核布局解密：512位浮点单元大变！

发布于：2024-10-07 作者：凹凸曼 阅读：48

10月7日消息，Nemez、Fitzchens Fitz、HighYieldYT等多位大神共同完成了Zen5架构锐龙9000系列的内核解密，包括高清照片、模块分布图。

AMD Zen5锐龙9000内核布局解密：512位浮点单元大变

AMD Zen5锐龙9000内核布局解密：512位浮点单元大变

锐龙9000系列延续了chiplet布局，包括一颗或两颗CCD、一颗IOD。

其中，CCD升级架构的同时，制造工艺也从N5 5nm升级为N4P 4nm，IOD则和锐龙7000系列上的完全一样，工艺也还是N6 6nm。

AMD Zen5锐龙9000内核布局解密：512位浮点单元大变

CCD整体布局如上，包括左右两排一共八个Zen5 CPU核心，夹在中间的所有核心共享的32MB三级缓存。

注意看，三级缓存的两排粉色长条区域，和以往一样，是为3D缓存预留的TSV硅通孔，锐龙9000X3D系列上会用到它。

下方是系统管理单元(SMU)、电源管理单元(PMU)、I/O互联模块，以及两个Infinity Fabric高速互连通道模块(IFoP)，EPYC上它们的作用更大。

左下角紫色的区域，被标注为测试/调试之用。

AMD Zen5锐龙9000内核布局解密：512位浮点单元大变

细看每个核心，左侧大片区域是矢量执行单元，主要用作浮点操作，完整支持512位浮点路径，可用于AVX-512指令，所以面积相当大，而且位于核心以及整个CCD的边缘，因为浮点运算发热量大，这样方便散热。

右侧是二级缓存，与之相连的就是三级缓存。

中间部分可以看到指令预取与解码、分支预测、微操缓存、调度器等组成的最重要的前端模块，以及32KB一级指令缓存、48KB一级数据缓存、整数执行单元、载入/存储单元。

AMD Zen5锐龙9000内核布局解密：512位浮点单元大变

IOD部分没啥新鲜的，128个流处理器的GPU核心、显示引擎、多媒体引擎、128-bit DDR5-5600内存控制器、28条PCIe 5.0控制器、USB 3.x/2.0控制器、两个IFoP端口。

是的，没有原生USB4，X870E/X870上的接口都来自板载第三方主控。


二维码

扫一扫关注我们

版权声明：本文内容由互联网用户自发贡献，本站不拥有所有权，不承担相关法律责任。如果发现本站有涉嫌抄袭的内容，欢迎发送邮件至 3941001135@qq.com举报，并提供相关证据，一经查实，本站将立刻删除涉嫌侵权内容。

上一篇：通信能力大升级！vivo X200系列独创公里级无网通信！

下一篇：科幻冒险电影《749局》豆瓣评分降至4.4 陆川回应烂片质疑：具体哪部是烂片！

相关文章

客服QQ：3941001135

客服邮箱：3941001135@qq.com

二维码

本站部分文字及图片均来自于网络，如有侵权请及时联系删除处理

Copyright © 2023 本站技术支持0571YP技术支持 苏ICP备2024129037号-1